等離子表面處理技術(shù)在半導(dǎo)體先進封裝領(lǐng)域中的應(yīng)用

發(fā)布日期：2024.08.13 瀏覽量：1950

在人工智能、5G、自動駕駛等發(fā)展趨勢下，市場和消費者對于芯片性能也提出了更高的要求，為了滿足新興應(yīng)用對高性能芯片的需求，先進封裝應(yīng)運而生。

先進封裝主要是指倒裝（FlipChip），凸塊（Bumping），晶圓級封裝（Wafer level package），2.5D封裝（interposer，RDL等），3D封裝（TSV）等技術(shù)。與傳統(tǒng)封裝相比，先進封裝具有更高的集成度、更小的尺寸以及更低的功耗等，滿足現(xiàn)代電子產(chǎn)品對小型化需求的同時還能夠在一定程度上降低制造成本并提高生產(chǎn)效率。

等離子在半導(dǎo)體先進封裝中起到的作用

等離子作為一種高效、環(huán)保的表面處理技術(shù)，在半導(dǎo)體先進封裝領(lǐng)域中發(fā)揮著越來越重要的作用。通過等離子處理可以改善和解決半導(dǎo)體先進封裝中的諸多問題，包括改善凸塊（Bumping）工藝質(zhì)量、消除倒裝芯片（(Flip-Chip）底部填充空隙以及減少封裝分層等。

等離子在半導(dǎo)體先進封裝領(lǐng)域中的應(yīng)用實例

凸塊（Bumping）工藝

凸塊（Bumping）工藝廣泛用于FC、WLP、CSP、3D等先進封裝技術(shù)中，倒裝(Flip-Chip)時，在芯片上形成凸點，利用加熱熔融的焊球?qū)崿F(xiàn)芯片與基板焊盤結(jié)合，以實現(xiàn)芯片與基板或其他封裝材料之間的電氣和機械連接。

*圖源網(wǎng)絡(luò)，侵刪

為了實現(xiàn)更好的焊接效果，在凸塊與焊盤連接前可以使用等離子進行表面活化，有效提高凸塊與焊盤之間焊接牢固性，從而提高芯片的可靠性。

WaferLevel Package（晶圓級封裝）工藝

RDL（重布線層）作為WaferLevel Package晶圓級封裝工藝的關(guān)鍵技術(shù)，用于重新分布芯片上的I/O 連接，形成表面陣列布局，以滿足更復(fù)雜的連接需求。在此過程中，等離子表面處理技術(shù)可以改善晶圓及封裝材料的表面特性，增加表面能，使得金屬層和介質(zhì)層在沉積時能夠更好地附著在晶圓表面，有助于形成穩(wěn)定的金屬布線圖形。

鈍化層涂布前：通過等離子處理實現(xiàn)晶圓表面改性，從而提高鈍化層（PI/BCB）與晶圓的附著力。

顯影后：使用等離子對鈍化層表面進行活化改性，以提高UBM種子層與鈍化層的附著力。

電鍍前：通過等離子對光刻膠顯影后的膠層進行表面刻蝕，從而提高電鍍層的沉積質(zhì)量。

電鍍后：如果光刻膠殘留會影響層間的絕緣性能或?qū)е逻B接不良，需要通過等離子去除殘余光刻膠，有助于提升RDL（重布線層）技術(shù)的質(zhì)量。

Underfill點膠工藝前

在Flip Chip (FC)倒裝工藝中，實現(xiàn)芯片與基板的連接后，為了提高其穩(wěn)定性，通常會在芯片與基板之間采用填充膠加固。在Underfill點膠過程中，如果表面的粘附性不足，會導(dǎo)致膠水無法充分潤濕芯片和基板之間的間隙，容易產(chǎn)生氣泡和空洞，影響封裝質(zhì)量。